Laporan Akhir 2




1. Jurnal
[Kembali]


2. Hardware [Kembali]
    sebelum dijalankan:

    setelah dijalankan:


3. Video Praktikum [Kembali]



4. Analisa [Kembali]

    Kaki R dan S bersifat active low, sehingga akan aktif saat diberi logika 0. R dihubungkan dengan B0 dan S dengan B1. B0 berlogika 0 dan B1 berlogika 1, sehingga kaki R aktif dan akan menghasilkan output yang selalu berlogika Q=0 dan Q’=1, meskipun T berubah-ubah. B2 dihubungkan dengan T, pada kondisi tertentu T dihubungkan dengan B2 yang bersifat clock dengan tujuan memberi pengaruh sehingga dapat dilihat kondisi output (berubah/tidak). H7 merepresentasikan Q dan H6 representasi dari Q’.

    Pada saat input B0=0 dan B1=1,  H6 menyala tetapi H7 mati. Saat B0=1 dan B1=0, H^ mati dan H7 menyala. Pada saat B0=B1=0, H6 dan H7 menyala bersamaan. Hal ini disebut kondisi terlarang, yang tidak seharusnya terjadi. Kondisi terakhir yaitu B0=B1=1 tetapi kaki T terhubung ke clock (pada 3 kondisi awal, T bersifat don’t care), sehingga output Q dan Q’ sepenuhnya dipengaruhi oleh T, yang ditandai dengan H6 dan H7 yang menyala bergantian. Hal ini sesuai dengan teori dan tabel kebenaran dari flip flop yang digunakan.


5. Link Download [Kembali]
datasheet resistor klik di sini
datasheet 74LS112 klik di sini 

Tidak ada komentar:

Posting Komentar

Entri yang Diunggulkan

  BAHAN PRESENTASI  MATA KULIAH SISTEM DIGITAL 2023     Oleh : Mu'minatul Afifah Nusatama 2110951003   Dosen Pengampu: Dr. Darwison, M.T...