Laporan Akhir 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Video Rangkaian

5. Analisa

6. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

• Alat

1. Panel DL 2203D 
2. Panel DL 2203C 
3. Panel DL 2203S 

        4. Jumper

• Bahan pada Proteus

        1. IC 74LS112 (JK filp flop)

Gambar IC 74LS112

        2. Power DC

Gambar Power DC

        3. Switch (SW-SPDT)

Gambar Switch

        4. Logicprobe atau LED

Gambar Logic Probe

• Pada Flip-Flop J-K Flip-Flop (74LS112)

    JK flip-flop digunakan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun pencacah turun (down counter). Counter (rangkaian logika sekuensial yang dibentuk dari flip-flop.

3. Rangkaian Simulasi [Kembali]

• Sebelum running



• Setelah running

4. Prinsip Kerja [Kembali]

    Pada rangkaian ini kita menggunakan flipflop yang digunakan berupa JK flipflop, ada 4 buah JK flipflop 74HC76, yang masing-masing bernilai 1 bit. j-k flip flop tersebut disusun sedemikian rupa sehingga nilai output maksimal dari rangkaian ini adalah 15. lalu, ada 4 bit LED sebagai indikator dari  JK flipflop tersebut dan juga terdapat BCD 74LS47 sebagai decoder untuk 7 segment common anoda. inputan masuk ke pin clock flipflop paling kiri dan dari output flipflop kiri dihubungkan ke clock flipflop bagian kanan, begitu seterusnya sehingga disebut sebagai flipflop Asyncronous. Dalam rangkaian juga menggunakan binary coded decimal (BCD) dan 7 segment. Fungsi bcd adalah untuk mengubah masukan berupa binary menjadi sandi yang sesuai dengan format 7 segment. Pada komponen BCD memiliki beberapa kaki masukan data 4 bit yaitu A, B, C, D. dan tujuh buah keluaran yaitu a, b, c, d, e, f dan g. kaki RBI sebagai masukan control riple blanking input. Kaki LT berfungsi sebagai masukan control lamp test. Dan kaki RBO sebagai masukan control blanking input atau sebagai riple blanking output. Untuk mengoperasikan BCD agar menampilkan data decimal yang benar maka LT dan RBO diberi logika tinggi, kemudian A, B, C, D diberikan sandi binary. LT berfungsi untuk mengetes penampil 7 segment dan RBO sebagai peniada data yang masuk dan memberikan tampilan blank pada penampil 7 segment. Kaki a – g yang berfungsi sebagai masukan hasil pengkodean bilangan binary oleh BCD yang akan ditampilkan oleh 7segment. Sebelumnya digunakan sebuah resistor diantara vcc dan 7segment. 

    Gelombang digital yang dihasilkan ini akan masuk ke komponen J-K flip flop. Digunakan 4 buah komponen J-K flip flop untuk memberikan data 4 bit yang telah mengalami proses sedemikian rupa pada masing-masing komponennya. Data 4 bit yang telah dihasilkan komponen flip flop akan diteruskan menuju BCD tersebut .setelah itu Pada BCD data 4 bit tadi masuk ke kaki masing-masing yaitu A, B, C, D dan pada BCD terjadi pengkodean sehingga data binary tadi dapat dibaca oleh format 7segment. Setelah hasil pengkodean masuk ke komponen 7 segment maka akan ditampilkan berapa nilai dari desimalnya dengan pembacaan maksimal bernilai 9. Untuk mengatur kecepatan perubahan dapat diatur frekuensi dan centre generator signal. Semakin tinggi frekuensi dan centre maka perubahan pada 7segment akan semakin cepat.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

7. Link Download [Kembali]

Link HTML klik disini 

Link Video klik disini 

rangkaian klik di sini

Link datasheet 74LS112 klik disini

Link datasheet SPTD klik disini