Laporan Akhir 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

• Alat

1. Panel DL 2203D 
2. Panel DL 2203C 
3. Panel DL 2203S 

        4. Jumper

• Bahan pada Proteus

        1. IC 74LS112 (JK filp flop)

Gambar IC 74LS112

        2. Power DC

Gambar Power DC

        3. Switch (SW-SPDT)

Gambar Switch

        4. Logicprobe atau LED

Gambar Logic Probe

• Pada Flip-Flop J-K Flip-Flop (74LS112)

    JK flip-flop digunakan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun pencacah turun (down counter). Counter (rangkaian logika sekuensial yang dibentuk dari flip-flop.

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

   Rangkaian dirangkai sesuai prosedur percobaan dan digunakan 7 buah switch yaitu B0 sampai B6. Saklar dengan keterangan don't care dijadikan sebagai tempat input dimasukkan. Pada jurnal percobaan terdapat 4 kondisi berbeda. Apabila setelah input dimasukkan secara bergantian, output dikeluarkan secara bergantian, maka disebut shift register SISO, namun apabila output keluar secara bersamaan, dinamakan shift register SIPO. Jika input dimasukkan secara bersamaan, dan output dikeluarkan secara bergantian, maka disebut shift register PISO, namun apabila output juga keluar secara bersamaan, dinamakan shift register PIPO.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

7. Link Download [Kembali]

video klik di sini

html klik di sini